

คณะวิศวกรรมศาสตร์
มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ

การสอบ ประจำภาค	ประจำภาคการศึกษาที่ 1	ปีการศึกษา 2566
รหัสและชื่อวิชา 010123107 Logic Design of Digital Systems		ตอนเรียนที่ 1
สอบวันที่ 2 พฤศจิกายน 2566		เวลา 13.00 - 16.00 น.
ชื่ออาจารย์ผู้รับผิดชอบรายวิชา อ.ดร.ตฤษา ประเสริฐสม		

รหัสประจำตัวนักศึกษา.....ชื่อนักศึกษา.....ตอนเรียน.....

คำสั่งข้อสอบ

1. ข้อสอบมีทั้งหมด 7 ข้อ 11 หน้ารวมปก คะแนนเต็ม 60 คะแนน
2. ให้ทำทุกข้อ ลงใน ข้อสอบ
3. การสอบเป็นแบบ ปิดตำรา
4. สิ่งที่ยินยอมให้นำเข้าห้องสอบได้
 - อนุญาตให้นำเครื่องคำนวณรุ่นที่คณะฯกำหนดเข้าห้องสอบได้
 - อื่นๆ (ไม่มี)(กรณีเป็นข้อสอบแบบปิดตำรา การนำเอกสารใดๆ หรือพกพา สอดแทรกเนื้อหาที่เกี่ยวข้องหรือไม่เกี่ยวข้องเข้าห้องสอบ ถือว่าเป็นการทุจริตในการสอบ)
5. ห้ามเปิดหรือทำข้อสอบก่อนได้รับอนุญาตโดยเด็ดขาด และต้องปฏิบัติตามคำสั่งข้อสอบอย่างเคร่งครัด
6. ห้ามคัดลอกหรือนำข้อสอบออกจากห้องสอบ มิฉะนั้นจะถือว่าทุจริตในการสอบ

คำสั่งคณะวิศวกรรมศาสตร์

1. เครื่องมือสื่อสาร เช่น โทรศัพท์มือถือ แท็บเล็ต สมาร์ทวอตช์ ฯลฯ ห้ามนำติดตัวเข้าห้องสอบโดยเด็ดขาด หากฝ่าฝืนถือว่าทุจริตในการสอบ
2. ถ้านักศึกษาทำข้อสอบเสร็จแล้วสามารถออกจากห้องสอบได้หลังจากการสอบผ่านไปอย่างน้อย 1 ชั่วโมง
3. อนุญาตให้นักศึกษาเข้าห้องนั่งระหว่างสอบได้ กรณีเจ็บป่วย หรือมีเหตุสุดวิสัย เท่านั้น

**การทุจริตในการสอบถือเป็นความผิดร้ายแรง
มีโทษสูงสุดให้พ้นสภาพการเป็นนักศึกษา**


ข้าพเจ้าขอให้คำมั่นว่า จะทำการสอบด้วยความซื่อสัตย์ สุจริต

ลงชื่อนักศึกษา.....


ชื่อ-นามสกุล.....รหัสประจำตัวนักศึกษา.....

1. ให้นักศึกษาอธิบายหลักการทำงานของวงจรดังต่อไปนี้ว่ามีหลักการทำงานอย่างไร นำไปใช้ประโยชน์อะไร และวาดสัญญาณ Timing diagram ของสัญญาณเอาต์พุตเมื่อป้อนสัญญาณอินพุตตามที่กำหนด (10 คะแนน)

1.1



1.2



ชื่อ-นามสกุล.....รหัสประจำตัวนักศึกษา.....

2. จากโค้ด VHDL ดังต่อไปนี้ให้นักศึกษาวาดวงจรที่สังเคราะห์ได้ในรูปแบบ RTL Viewer และวาดรูปสัญญาณ Timing diagram จากการสังเคราะห์วงจร (10คะแนน)

component code

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3
4 entity Component_A is
5 port(
6     a , b , c : in std_logic;
7     d , e : out std_logic);
8 end Component_A;
9
10 architecture data_flow of Component_A is
11 begin
12     d <= ((a xor b) and c) or (a and b);
13     e <= (a xor b) xor c;
14 end data_flow;
```

Top level design code

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3
4 entity Final_test is
5 generic ( N : integer := 4 );
6 port( A , B : in std_logic_vector(N-1 downto 0);
7     X : in std_logic;
8     Y : out std_logic;
9     Z : out std_logic;
10     D : out std_logic_vector(N-1 downto 0) );
11 end Final_test;
12
13 architecture Circuit_component of Final_test is
14     component Component_A
15     port(
16         a , b , c : in std_logic;
17         d , e : out std_logic);
18     end component;
19
20     signal dd : std_logic_vector(N downto 0);
21     signal cc : std_logic;
22
23     begin
24
25         cc <= X;
26         dd(0) <= X;
27         Digital_circuit_gen: for i in 0 to N-1 generate
28             Digital_circuit_gen: Component_A port map( A(i), B(i) xor cc , dd(i), dd(i+1), D(i));
29         end generate;
30
31         Y <= dd(N) xor dd(N-1);
32         Z <= dd(N);
33
34     end Circuit_component;
35
```

ชื่อ-นามสกุล.....รหัสประจำตัวนักศึกษา.....


2.1 วาดวงจรที่สังเคราะห์ได้ในรูปแบบ RTL Viewer พร้อมระบุว่าวงจรดังกล่าวเป็นวงจรที่ทำหน้าที่อะไร
มีการทำงานของวงจรอย่างไร (5คะแนน)

Faculty of Engineering



ชื่อ-นามสกุล.....รหัสประจำตัวนักศึกษา.....

2.2 วาดรูปสัญญาณ Timing diagram ในส่วนของสัญญาณ D[3], D[2], D[1], D[0], Y และ Z ที่เป็นผลมาจากการสังเคราะห์วงจรด้วยโค้ด VHDL ดังรูปข้อ 2 เมื่อทำการป้อนสัญญาณ A, B และ X ตามรูป (5คะแนน)



ให้วาดสัญญาณ D[3], D[2], D[1], D[0], Y และ Z ในจุดนี้

[Handwritten signature]

ชื่อ-นามสกุล.....รหัสประจำตัวนักศึกษา.....

3. จงตอบคำถามต่อไปนี้ (10 คะแนน)

3.1 จงวาดรูปวงจรโดยใช้ลอจิกเกตพื้นฐาน (NOT, AND, OR) ที่ให้ผลการทำงานเหมือนโค้ดVHDL ต่อไปนี้

(7 คะแนน)

```
1 library ieee; use ieee.std_logic_1164.all;
2 entity P2 is
3     port( A, B, C : std_logic; O : out std_logic );
4 end P2;
5 architecture synth of P2 is
6     signal t : std_logic_vector(2 downto 0);
7 begin
8     t <= (A & B & C);
9     with t select
10         O <= '1' when "000" | "111", '0' when others;
11 end synth
```

3.2 วงจรที่สังเคราะห์ได้จากโค้ดเป็นวงจรที่มีลักษณะพฤติกรรมเป็นอย่างไรอธิบาย (3 คะแนน)



ชื่อ-นามสกุล.....รหัสประจำตัวนักศึกษา.....

4. จากโค้ด VHDL ดังรูปเมื่อกำหนดให้ clock มีความถี่ 50 MHz จงตอบคำถามต่อไปนี้ (4 คะแนน)

```
process(clock, resrt)
variable count : integer range 0 to 15;
begin
    if (reset = '1') then
        cont := 0;
    elsif (clock'event and clock = '1') then
        count <= count + unsigned(SW(3 downto 0));
    end if;
end process;
```

4.1 หากกำหนดให้ค่าของ SW(3 downto 0) = "1100" จงเติมลำดับการนับของตัวแปร count ในช่องว่าง (2 คะแนน)

Count = 0 → 12 → 8 → → → →

4.1 หากกำหนดให้ค่าของ SW(3 downto 0) = "0101" จงเติมลำดับการนับของตัวแปร count ในช่องว่าง (2 คะแนน)

Count = 0 → 5 → 10 → → → →

5. จากโค้ด VHDL ดังรูปเมื่อกำหนดให้ clock มีความถี่ 20 MHz จงตอบคำถามต่อไปนี้ (6 คะแนน)

```
signal count : unsigned (3 downto 0);  
process(clock, resrt)  
variable loopcount : integer range 0 to 30;  
begin  
    if (reset = '1') then  
        loopcount := 0;  
        count <= "0000";  
    elsif (clock'event and clock = '1') then  
        if (loopcount >= 29) then  
            loopcount := 0;  
            count <= count + 1;  
        else  
            loopcount := loopcount + 1  
        end if;  
    end if;  
end process;
```

5.1 ความถี่ของสัญญาณที่ตำแหน่ง count(0) มีค่าเป็นเท่าไร (2 คะแนน)


5.2 ความถี่ของสัญญาณที่ตำแหน่ง count(3) มีค่าเป็นเท่าไร (2 คะแนน)

5.3 duty cycle ของสัญญาณที่ตำแหน่ง count(1) มีค่าเป็นเท่าไร (2 คะแนน)




ชื่อ-นามสกุล.....รหัสประจำตัวนักศึกษา.....

6. รูปแสดงฮาร์ดแวร์ของการหารเลขฐานสอง ขนาด 4 บิต ที่จะกระทำการคำนวณการหารของตัวเลขฐานสองดังนี้ $1110 \div 0100$ (Dividend = 1110, Divisor = 0100) ให้นักศึกษากรอกข้อมูล Divisor, Remainder และ Quotient ในรูปแบบเลขฐานสอง ที่มีการ update ในแต่ละรอบของขบวนการคำนวณเพื่อหาผลลัพธ์การหาร หลังจากการกำหนดค่าเริ่มต้น ให้กรอกข้อมูลในตารางที่ 1 (ในรูปแบบเลขฐานสองป (10 คะแนน)



ฮาร์ดแวร์ของการหารเลขฐานสอง ขนาด 4 บิต



แนะนำ แนวคิดการคำนวณการหารเลขฐานสองจากฮาร์ดแวร์

ตารางที่ 1

Iteration	Divisor	Remainder	Quotient
Initial	0100 0000	0000 1110	0000
1			
2			
3			
4			
5			

7. จากโค้ด VHDL ดังต่อไปนี้ให้นักศึกษาวาด State diagram การทำงาน และวาดรูปสัญญาณ Timing diagram จากการสังเคราะห์วงจร (10คะแนน)

```


library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
entity Final_State_test is
    port (clk, bt_in: in std_logic;
          logic_out : out std_logic := '0');
end Final_State_test;
architecture FinalTest of Final_State_test is
    type state_type is (s0, s1);
    signal state : state_type := s0;
    begin
        process (clk)
        begin
            if rising_edge(clk) then
                case state is
                    when s0 =>
                        if bt_in = '0' then
                            state <= s1;
                            logic_out <= '1';
                        else
                            state <= s0;
                            logic_out <= '0';
                        end if;
                    when s1 =>
                        if bt_in = '0' then
                            state <= s1;
                            logic_out <= '0';
                        else
                            state <= s0;
                            logic_out <= '0';
                        end if;
                    end case;
                end if;
            end process;
        end FinalTest;
    
```

7.1 วาด State diagram การทำงาน

(5คะแนน)

ชื่อ-นามสกุล.....รหัสประจำตัวนักศึกษา.....

7.2 วาดรูปสัญญาณ Timing diagram ในส่วนของสัญญาณ logic_out ที่เป็นผลมาจากการสังเคราะห์วงจรด้วยโค้ด VHDL ดังรูปข้อ 7 เมื่อทำการป้อนสัญญาณ clk และ bt_in ตามรูป (5คะแนน)



ให้วาดสัญญาณ logic_out ในจุดนี้

Signature